Cadence推最新印刷电路板(PCB)技术

全球电子设计创新领先企业cadence设计系统公司(nasdaq: cdns)，于近日宣布推出最新版allegro®印刷电路板(pcb)技术，解决客户对于高效产品开发的简化解决方案的需要。allegro 16.6能够将高速界面的时序闭合加快30-50%，这有赖于时序敏感型物理实现与验证，其对应的业界首个电子cad(ecad)团队协作环境，面向使用microsoft sharepoint技术的pcb设计。
“芯片设计师的任务是在紧迫的上市时间限制下开发日益复杂的产品，快速方便地调用本地与国际设计团队和资源，会带来极大的竞争优势，”微软创新及产品生命周期管理解决方案主管simon floyd说，“cadence® pcb设计工具与sharepoint集成，提供了一种独特环境，促进团队协作、设计创建与控制，生产力会得到极大的提升。”
allegro 16.6产品线的新功能有助于嵌入式双面及垂直部件的小型化改良，改进时序敏感型物理实现与验证，加快时序闭合，并改进ecad和机械化cad(mcad)协同设计--这些都对加快多功能电子产品的开发至关重要。
allegro套件业界领先的pcb设计小型化功能是2011年推出的。allegro 16.6产品套件继续利用嵌入式有源及无源元件最新的生产工艺，解决电路板尺寸不断缩小有关的特定设计问题。元件可利用z轴垂直潜入到pcb内层，大大减少x和y轴布线空间。
“我们领先的ecp(c)技术满足了客户对于节约成本的小型化需求，”at&s高级封装首席运营官mark beesley说，“cadence与at&s已经合作多年，如今正在解决共同客户对于高级小型化技术的需要。”
allegro 16.6通过自动交互延迟调整(aidt)加快时序敏感型物理实现。自动交互延迟调整可缩短时间，满足高级标准界面的时序约束，例如ddr3等，缩短的程度可达30-50%。aidt可帮助用户逐个界面地迅速调整关键高速信号的时间，或将其应用于字节通道级，将pcb上的线路调整时间从数日缩短到几个小时。ema timing designer结合allegro pcb si功能，帮助用户迅速实现关键高速信号的时序闭合。
pcb/enclosure协同设计通过ecad-mcad流程进行简化，基于prostep ivip标准的edmd schema 2.0版本。此流程可减少ecad和mcad团队之间不必要的迭代，缩短产品开发时间。


Constantia Flexibles在全球软包装最具吸引力
2016年造纸行业发展趋势分析
标识设计的缺陷主要有哪些？
文印耗材如何省？激光打印耗材技术解析
数字包装印刷速度超过了传统的柔印和胶印
大祥FN-670HP液压程控切纸机精彩推荐
图文快印企业产品管理：价值差异化才是硬道理！
泰威：关于UV喷绘机技术的广泛应用